

⑩ 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A) 平3-231537

@Int.Cl.5

識別記号

庁内整理番号

@公開 平成3年(1991)10月15日

H 04 L 12/48 H 04 Q 1/24

7406-5K 7830-5K

H 04 L 11/20

Z

審査請求 未請求 請求項の数 1

(全9頁)

❷発明の名称

セルスイツチ試験装置

②特 願 平2-26149

❷出 平2(1990)2月7日 顖

個発 明 者 正畑 康 ŔΒ 神奈川県川崎市幸区小向東芝町1 株式会社東芝総合研究

所内

勿出 願 株式会社東芝 人

神奈川県川崎市幸区堀川町72番地

個代 理 人 弁理士 三好 秀和 外1名

맭

1. 発明の名称 セルスイッチ試験装置

2. 特許請求の範囲

試験セルを発生し、発生した試験セルを被試 験セルスイッチへ出力する複数のセル出力部と、 前記被試験セルスイッチを通過した試験セルを入 カレ、入力した試験セルのエラーを検出する複数 のセル入力部とからなるセルスイッチ試験装置で あって.

前記複数のセル出力部それぞれには、前記複数 のセル入力部の中の一つへ向うことを表した方路 情報が付加されたビットパターンをヘッダ部とし、 ランダムビットパターンを情報部とする前記試験 セルを発生する複数のセル発生手段と、これら複 数のセル発生手段のうちの一つを、内部の確率分 布に従って選択し、選択したセル発生手段に前記 試験セルの発生を指示する選択手段とを備え、

前記複数のセル入力部それぞれには、入力した 前記試験セルの個数を計数し、この試験セルの前

記ヘッダ部の誤り検出および誤りが検出された試 験セルの個数を計数すると共に、ヘッダ部の誤り が検出されない試験セルの誤配送検出および誤配 送が検出された試験セルの個数を計数し、ヘッダ 部の誤りおよび誤配送が共に検出されない試験セ ルを出力するセル入力手段と、このセル入力手段 から出力された試験セルを入力し、この試験セル の前記情報部のビットパターンと、この情報部を 構成する前記ランダムビットパターンと同一パタ ーンの子め前記ランダムビットパターンに対応し て備えてある予測ビットパターンとを比較し、一 致した場合、この子測ビットパターンと前回一致 した予測ビットパターンとの間の予測ビットパタ ーンの個数から、未配送試験セルの個数を計数す ると共に、不一致となったビット数を計数する複 数のセル受信手段とを備えたことを特徴とするセ ルスイッチ試験装置。

3. 発明の詳細な説明

[発明の目的]

(産業上の利用分野)

この発明は、セルと呼ばれる固定長の短パケットを用いて情報通信を行うATM(Asynchrono us Transfer Mode/非同期転送モード)通信システムのセル通信路上でセルのスイッチングを行う、セルスイッチを評価試験するセルスイッチ試験装置に関する。

(従来の技術)

近年、通信に必要な情報転送能力を呼設定時に確保しておくSTM(Synchronous Transfer Hode /同期転送モード)に変わり、セルと呼ばれる固定長の短パケットを用いて情報を伝送するATM(Asynchronous Transfer Hode/非同期転送、モード)が注目されている。

このATMは、通信端末が必要とする任意の情報伝送速度を通信端末に提供でき、通信端末が必要な時に通信網の情報転送能力を使用するため、通信効率が向上するといった利点がある。このためATMは、音声、データ、動画等を一元化して、扱うことのできるB-ISDN(広帯域サービス総合デジタル)網を構成する基本技術として関心

置では、セルスイッチ内でのセルの転送状況ある いは廃棄状況などに追従できない。

(発明が解決しようとする課題)

このように、従来の試験装置では、セルスイッチ内での処理速度に追従できないため、セルスイッチの重要な性能指標であるセル廃棄率、セル誤配送率、セル情報部のビットエラー率、セルヘッダ部の誤り率などを同時に測定できなかった。これにより、セルスイッチの性能を正確に評価することができないという問題があった。

そこで、この発明は、従来の事情に鑑みてなされたものであり、その目的とするところは、セルスイッチ内でのセルの転送状況に追従し、セルスイッチのセル廃棄率、セル誤配送率、ピットエラー率、セルヘッダ部の誤り率などを同時に、かつ簡便に測定することにより、セルスイッチの性能を正確に評価することができるセルスイッチ試験装置を提供することにある。

[発明の構成]

(課題を解決するための手段)

が高まっている。

ATM網には、複数の入力通信路から配送されるセルを、このセルの持つ方路情報に従って所望の出力通信路へ転送する、セルスイッチが用いられている。また、このセルスイッチは、セルスイッチ試験装置によって評価試験が行われている。

従来の試験装置には、PPG(プログラマブル パターン ジェネレータ)とED(エラー測定 機)とが組み合わされて使用されていた。

しかしながら、ATM網では、セルスイッチ内で同時に複数個のセルが同一の出力通信路に向かう、ブロッキングが発生することがある。この場合、セルスイッチは、複数個のセルのうちの一つを出力通信路に転送し、残ったセルはバッファに蓄積させる。この結果、セルが出力されるタイミングが変化してしまう。また、バッファに空きが無い場合、セルスイッチはセルを廃棄してしまったのように、ATM網のセルスイッチ内では、セルが複雑な経路で転送されている。このため、上述したPPGとEDとの組み合わせによる試験装

上記目的を達成するために、この発明は、試 験セルを発生し、発生した試験セルを被試験セル スイッチへ出力する複数のセル出力部と、前記被 試験セルスイッチを通過した試験セルを入力し、 入力した試験セルのエラーを検出する複数のセル 入力部とからなるセルスイッチ試験装置であって、 前記複数のセル出力部それぞれには、前記複数の セル入力部の中の一つへ向うことを表した方路情 報が付加されたピットパターンをヘッダ部とし、 ランダムビットパターンを情報部とする前記試験 セルを発生する複数のセル発生手段と、これら複 数のセル発生手段のうちの一つを、内部の確率分 布に従って選択し、選択したセル発生手段に前記 試験セルの発生を指示する選択手段とを備え、前 記複数のセル入力部それぞれには、入力した前記 試験セルの個数を計数し、この試験セルの前記へ ッダ部の誤り検出および誤りが検出された試験セ ルの個数を計数すると共に、ヘッダ部の誤りが検 出されない試験セルの誤配送検出および誤配送が 検出された試験セルの個数を計数し、ヘッダ部の

誤りおよび誤配送が共に検出されない試験セルを 出力するセル入力手段と、このセル入力手段から 出力された試験セルを入力し、この試験セルの前 記情報部のピットパターンと、この情報部を構成 する前記ランダムビットパターンと同一パターン の予め前記ランダムビットパターンに対応して備 えてある予測ビットパターンとを比較し、一致し た場合、この予測ビットパターンと前回一致した 予測ビットパターンとの間の予測ビットパターン の個数から、未配送試験セルの個数を計数すると 共に、不一致となったビット数を計数する、前記 複数のセル出力部とそれぞれ対応する複数のセル 受信手段とを備えて構成されている。

(作用)

上記構成により、この発明は、まず、試験セ ルを発生させるセル発生手段を、複数のセル発生 手段の中から選択する。選択されたセル発生手段 は、固定長のビットパターンを有する試験セルを 発生する。この試験セルは、対向して設けられる 複数のセル入力部の中の一つへ向うことを表した

たセル発生手段と対応するセル受信手段へ出力す **る**.

セル受信手段には、対応するセル発生手段に与 えられた擬似ランダムビットパターン発生手法、 例えば、原始多項式および初期値と同じ原始多項 式と初期値が与えられており、入力した試験セル の情報部のビットパターンと同じパターンの予測 ビットパターンが生成されている。セル受信手段 は、入力した試験セルの情報部のビットパターン と予測ピットパターンとを比較する。情報部のビ ットパターンと予測ビットパターンとが一致した 場合、セル受信手段は、今回一致した予測ビット パターンと前回一致した予測ビットパターンとの 間の予測ビットパターンの個数から、自分宛の未 配送試験セルの個数を計数する。さらに、セル受 信手段は、情報部の不一致したピット数を計数す るようにしている。

(実施例)

以下、図面を参照してこの発明の一実施例を 説明する。

方路情報が付加されたビットパターンをヘッダ部 とし、セル発生手段に与えられた任意の手法によ り発生される擬似ランダムピットパターン、例え ば、原始多項式および初期値から発生されるM系 列の擬似ランダムビットパターンを情報部として

発生された試験セルは、被試験セルスイッチへ 出力され、ヘッダ部に付加された方路情報に基づ いて被試験セルスイッチ内でスイッチングされる。 スイッチングされた試験セルは、ヘッダ部に付加 された方路情報に対応するセル入力部へ出力され

試験セルを入力したセル入力部内のセル入力手 段は、入力された試験セルの個数を計数し、ヘッ ダ部の誤り検出を行い、誤りが検出された試験セ ルの個数を計数する。また、ヘッダ部の誤りが検 出されない試験セルの誤配送検出を行い、誤配送 が検出された試験セルの個数を計数する。さらに、 セル入力手段は、ヘッダ部の誤りおよび誤配送が 検出されない試験セルを、この試験セルを発生し

第1図は、この発明のセルスイッチ試験装置に 係わる一実施例のブロック図である。

同図において、この発明のセルスイッチ試験装 置は、試験セルを被試験セルスイッチ1へ出力す るセル発生機3と、被試験セルスイッチ1を通過 した試験セルを入力し、被試験セルスイッチ1の 性能を評価するセルエラー検出機5とから構成さ れている。セル発生機3は、i個のセル出力チャ オル31,~31,からなっており、それぞれの セル出力チャネル31,~31,は、一つの選択 手段33とj個のセル発生手段35,~35」と から構成されている。セルエラー検出機5は、う 個のセル入力チャネル51。~51。からなって おり、それぞれのセル入力チャネル51、~51 ,は、一つのセル入力手段53とi個のセル受信 手段55.~55.とから構成されている。i個 のセル出力チャネル31、~31、とi個のセル 受信手段55、~55、、およびう個のセル発生。 手段35、~35」とう個のセル入力チャネル5 1、~51,とは、それぞれ一対一対応している。 すなわち、一つのセル出力チャネル31内の一つのセル発生手段35は、このセル発生手段35と対応するセル入力チャネル51内の、セル出力チャネル31と対応する一つのセル受信手段55と対応している。

各セル出力チャネル31は、被試験セルスイッチ1の入力ボートの一つと接続され、各セル入力チャネル51は、被試験セルスイッチ1の出力ボートの一つと接続されている。

被試験セルスイッチ1は、この発明のセルスイッチ試験装置によって試験される、ATM(Asyn chronous Transfer Hode/非同期転送モード)通信システムで使用されるセルスイッチであり、入力された試験セルの持つ方路情報に従って所望の出力通信器へスイッチングするものである。

選択手段33は、 j個のセル発生手段35のうちの一つを任意の確率分布に従って選択し、選択したセル発生手段35にトリガをかけて試験セルを発生させるものである。

セル発生手段35は、選択手段33によって選

セル発生手段35において全て異なったパターンとなるように設定可能である。セル発生手段35は、このようなヘッダ部7と情報部9からなる試験セルを発生し、被試験セルスイッチ1へ出力するものである。

択されることにより、試験セルを発生するもので ある。この試験セルは、第2図に示すように、へ ッダ部7と情報部9から構成される固定長のビッ トパターンである.ヘッダ部7は、少なくともこ の試験セルを発生したセル発生手段35と対応す るセル人力チャネル51を意味する方路情報が付 加されたビットパターンである。一つのセル発生 手段35から発生される試験セルのヘッダ部では、 すべて同一なビットパターンとなる。情報部9は、 セル発生手段35に与えられた原始多項式および 初期値から発生されるM系列の擬似ランダムピッ トパターン11を、一定のピット長で切り取った ものである。なお、原始多項式から発生されるM 系列は、原始多項式の次数を n としたときに 2 n -1の長さの周期をもつ擬似ランダムビットバタ ーン11である。この原始多項式と初期値は、セ ル発生機3内の全てのセル発生手段35それぞれ に、全て異なるように与えられる。これにより、 セル発生手段35で発生される擬似ランダムビッ ア トパターン11は、充分大きな確立でそれぞれの

セル受信手段55は、セル入力手段53から出 力された試験セルを入力し、入力した試験セルの 情報部9と予測ビットパターンとを比較するもの である。なお、セル受信手段55には、対応する セル発生手段35に与えられた原始多項式および 初期値と同一の原始多項式と初期値が与えられて いる。これにより、セル受信手段55には、対応 するセル発生手段35に発生された擬似ランダム ビットパターン11と同一パターンの予測ビット パターンが、予め生成されている。セル受信手段 55は、この予測ピットパターンから情報部9と 周一ビット長のビットパターンを切り取り、この ビットパターンと情報部9のビットパターンとを 比較するものである。また、セル受信手段55は、 情報部9と予測ビットパターンとが一致した場合、 この予測ピットパターンと前回一致した予測ビッ トパターンとの間の予測ビットパターンの個数か ら、配送されずに廃棄された自分宛の試験セルの 個数を計数するものである。さらに、セル受信手 段55は、情報部9の不一致したピット数をピッ

ト誤り個数として計数するものである。

このように、この発明は構成されており、次に、 この発明の作用を説明する。

まず、セル出力チャネル31の作用を、第3図 に示すフローチャートに基づいて説明する

1つの試験セルが出力されるのに要する時間を 1出力サイクルといい、各出力サイクルの開始時 に、試験セルを出力させか否かが選択手段33に よって決定される(ステップ101)。

このとき用いられるアルゴリズムは、次のようなものである。すなわち、選択手段33においてM系列による擬似乱数α(0<α<1)を発生させ、この擬似乱数αと予め設定された値ρ(0 ≤ € ← ≤ 1)とを比較する。この結果、α<ρならば、このセル出力チャネル31から試験セルを出力を出るというものである。なお、ρは、被試験セルスイッチ1の最大許容セル数に対する入力セル致の割合である。このアルゴリズムによれば、二項分布として周知の確率分布に従い、試験セルが出力される。あるいは、外部から与えられるトリガ

を発生させ、この擬似乱数 r によって選択手段 3 3 に持たせた状態 A と状態 B の間の状態選移を行い、この状態遷移によってセル発生手段 3 5 を選択するというものである。この状態遷移は、次のように行われる。

選択手段33が状態Aにある場合:

子め設定された値 π Λ (0 \leq π Λ \leq 1)と類似 乱数 π とを比較し、 π η π Λ ならば状態 Π に遷移 する。そうでなければ状態 Π を維持する。

選択手段33が状態Bにある場合:

子め設定された値 π 。($0 \le \pi$ 。 ≤ 1)と擬似 乱数 τ とを比較し、 $\tau < \pi$ 。ならば状態 A に遷移 する。そうでなければ状態 B を維持する。

その後、以下のようにしてセル発生手段35を 選択する。

選択手段33が状態Aにある場合:

前回選択したセル発生手段35と同じセル発生 手段35を選択する。

選択手段33が状態Bにある場合:

M 系列による擬似乱数δ (0 < δ < 1)を発生

信号によって、試験セルを出力するか否かを決定 することも可能である。

試験セルを出力させると決定されると、選択手 段33によって試験セルを出力させるセル発生手 段35が選択される(ステップ103、105)。

このとき用いられるアルゴリズムは、次のようなものが考えられる。一つは、前アルゴリズムで使用されたものとは別のM系列による擬似乱数 B を発生させ、この擬似乱数 B の値によって各セル発生手段35を等確率的に選択するというものである。この場合、セル出力チャネル31から出力される試験セルの出力方路は均一トラフィックと 試験セルスイッチ1に入力された複数の試験セルは、被試験セルスイッチ1の全ての出力ボートに均一に振り分けられる。

また、次のアルゴリズムによれば、転送速度の 違う多数の情報(多元速度呼)を集線機によって 多重化するトラフィックを模擬することができる。 すなわち、M系列による擬似乱数ァ(0<ァ<1)

させ、この擬似乱数 & によってセル発生手段 3 5 を等確率的に選択する。

このアルゴリズムによれば、選択手段33が状態Aにある場合、転送速度の速い情報(高速呼)からのセルが、セル入力チャネル51へ到着している状態を模擬している。ここで、状態Bから状態Aに遷移する確率π。が、高速呼のセルの到着が開始される確率を表している。また、状態Aから状態Bに遷移する確率π、が、セルの到着が終了する確率を表している。

一方、セル発生手段35を選択する方法として、 選択するセル発生手段35を外部から指定する方 法も可能である。

以上のようにして、セル発生手段35が選択されると、このセル発生手段35は選択手段33によってトリガが掛けられる(ステップ107)。トリガを掛けられたたセル発生手段35からは、第2図に示すような、ヘッダ部7と情報部9からなる試験セルが発生され、被試験セルスイッチ1へ出力される(ステップ109)。

ここで、ヘッダ部でには、少なくとも、この試験セルを発生したセル発生手段35と対応するセル入力チャネル51を意味する方路情報が付加されている。これにより、ヘッダ部でのピットパターンは、セル発生手段35ごとに全て異なるピットパターンとなる。また、情報部9には、擬似ランダムピットパターン11の使用開始位置(図中a)から、情報部9のビット長に等しいビットパターンが、試験セルが発生されるごとに順次切り取られ、埋め込まれる。

このように、セル発生手段35から出力された 試験セルは、被試験セルスイッチ1によってスイ ッチングされ、この試験セルを発生したセル発生 手段35と対応するセル入力チャネル51へ出力 される。

次に、セル入力チャネル51の作用を、第4図 に示すフローチャートに着づいて説明する。

被試験セルスイッチ1から出力された試験セル は、セル入力手段53に入力される。

セル入力手段53では、まず、入力された試験

セル受信手段55では、被試験セルスイッチ1 内でのバッファ溢れ、あるいはヘッダ誤りや誤配 送が原因で廃棄されたセル数、および情報部9の ピット誤り個数が計数される(ステップ219)。 廃棄されたセル数の計数は、次のように行われる。

セルの個数が入力セル数として計数される(ステップ201)。

次に、この試験セルのヘッダ部7内にある、特定位置のビットパターンを譲り検出コードとして、ヘッダ部7の誤り検出が行われる。誤りが検出された場合、この試験セルの個数がヘッダ誤りセル数として計数され、その接廃薬される(ステップ205~209)。

ヘッダ部7の誤りが検出されない場合、この試験セルは誤配送検出が行われる。それは、ヘッダ部7に付加されたセル入力チャネル51を意味するピットパターンと、この試験セルが入力したセル入力チャネル51が持っているピットパターンとを比較することによって行われる。さらに、誤配送が検出された場合、この試験セルの個数が誤配送セル数として計数され、その後廃棄される(ステップ211~217)。

ヘッダ部7の誤りおよび誤配送が検出されない 試験セルは、この試験セルを発生したセル発生手 段35と対応するセル受信手段55へ出力される。

数となり、未受信セル数として計数される。

具体的には、受け取れるはずの1番目の試験セルの情報部9、2番目の試験セルの情報部9、 と番目の試験セルの情報部9の各ピットパターンに対応する予測ピットパターン1、予測ピットパターン2、・・・、予測ピットパターンはが、このセル受信手段55と対応するセル発生手段35に発生された擬似ランダムピットパターン11と同一パターンの予測ピットパターンから切り出されている。

セル入力手段53から試験セルが入力されると、 子潮ピットパターン1、子潮ピットパターン2、 ・・・・・子潮ピットパターンkと、この受け取った た試験セルの情報部9とが比較される。もし、子 潮ピットパターンm(1≦m≦k)と受け取った 試験セルの情報部9とが一致したならば、この受け取った試験セルを自分宛であるとみなす。この 場合、未受信セル数はm-1個と計数される。

計数が終了すると、予測ビットパターンの更新 が行われる。新予測ビットパターン1は旧予測ビ ットパターンm+1、新子測ビットパターン2は 旧子測ビットパターンm+2、・・・、新子測ビットパターンk-mは旧子測ビットパターンkと なる。また、新子測ビットパターンk-m+1か ら新子測ピットパターンとはM系列から新たに切 り出される。ただし、この子測ビットパターンの 更新方法は、被試験セルスイッチ1内において、 試験セルの順序が逆転しないと仮定した場合の更 新方法である。

一方、予測ビットパターンと試験セルの情報部 9の比較において、全てのビットが一致したとき のみ一致したと判断すると、被試験セルスイッチ 1 内でのビットエラーが発生したときに対処できなくなる。そこで、この比較は、任意に定められたビット数の不一致点があっても一致したと判断している。この不一致点の個数が、試験セルの情報部 9 でのビット誤り個数として計数される。

最後に、セルエラー検出機5では、セル入力手段53およびセル受信手段55によって計数された各値から、被試験セルスイッチ1の性能指標が

て試験セルを受け取るセル受信手段55をセル入力手段53に選択させることも可能である。これによれば、セル発生手段35とセル受信手段55に与える、原始多項式および初期値の選択が容易になる。また、この識別子に対する誤り訂正符号を試験セルの特定位置に埋め込むようにすると、情報部の誤り率測定が、埋め込んだ識別子ならびに誤り訂正符号の位置について正確に行えないことになる。

[発明の効果]

以上説明したように、この発明によるセルスイッチ試験装置であれば、セルスイッチの試験を行っている間、セルスイッチ内に滞留しているとない。この情報部が全て異なるピットパターンとなるように制御することができる。このため、セルスイッチの性能指標となるセル廃棄率、セルなッグ部の認り率を同時に、かつ簡便に測定するこ

算出される。ここで、全セル入力チャネル51での入力セル数の総和をA個、ヘッダ誤りセル数の総和をC個、未受信セル数の総和をD個、ビット誤り個数の総和をE セル数の総和をD個、ビット誤り個数の総和をE ビット、試験セルの情報部9の長さをレビットとする。これより、被試験セルスイッチ1のヘッダ部7の誤り率、セル誤配送率、情報部9のビットエラー率、セル廃棄率は以下の式により算出される。

ヘッダ部フの誤り率=B/A

セル誤配送率=C/A

セル廃棄率=D/A

情報部9のピットエラー率=E/(A×L)

このように、このセルスイッチ試験装置によって被試験セルスイッチ1のあらゆる性能を同時に評価することができる。

なお、この発明による一実施例において、試験 セルのヘッダ部であるいは情報部9の特定位置に、 この試験セルを出力したセル出力チャネル31に 付加された識別子を埋め込み、この識別子によっ

とが可能となる。

4. 図面の簡単な説明

第1図はこの発明のセルスイッチ試験装置に係わる一実施例を示すプロック図、第2図は発生される試験セルの概念図、第3図はセル出力チャネルの作用を説明するためのフローチャート、第4図はセル入力チャネルの作用を説明するためのフローチャートである。

3…セル発生機

5…セルエラー検出機

31:~31i…セル出力チャネル


33…選択手段

35, ~35j…セル発生手段


51,~51j…セル入力チャネル

53…セル入力手段

551~55i…セル受信手段



1



第3図

